STマイクロエレクトロニクスは10月2日、次世代パネルレベル・パッケージング（PLP）技術の開発に関する新たな詳細を発表した。
同技術の開発は、2026年第3四半期にツール工場（フランス）で稼働が開始される予定のパイロットラインにおいて進められる。
PLP技術は、製造効率を高めてコストを削減する先進的な自動化チップ・パッケージング／テスト・プロセス技術で、次世代電子デバイスの小型化や高性能化、コスト効率の向上を実現する重要な要素である。この技術は、円形ウェハに代わり大型の長方形を使用する大面積キャリアであるため、製造スループットが高く、量産効率の高いソリューションとなっている。
