東芝は、次世代パワー半導体のSiC(炭化ケイ素)デバイスの性能を最大限引き出す2つの次世代ゲートドライバー技術を開発したと発表した。本技術により、EV用インバーターやデータセンター向け電源システムの高効率化・小型化を実現する。
SiCデバイスは従来のSi(シリコン)デバイスと比較して高速スイッチングに優れ、電力損失の大幅な低減が見込めるが、高速動作によるノイズ発生と損失低減のトレードオフが課題となっていた。
今回開発した「フィードバック型アクティブゲートドライバー技術」は、世界初の自動駆動波形生成機能を搭載。独自のフィードバック機能により、温度や負荷変動に応じて最適な駆動波形をリアルタイムに生成する。従来の方法では検出電圧に誤差が含まれるため正しい波形を生成できなかったが、誤差を補正する回路を搭載することで正確な動作電圧の検出が可能となった。
試作回路では、温度や負荷変動などの環境変化に対して安定した動作を実現し、最大28%のスイッチング損失低減と最大58%のサージ抑制を達成した。本技術はEV用インバーターなど高電圧・大電流を扱うパワーエレクトロニクス機器の小型化・高効率化に大きく貢献する。
もう一つの「低損失ゲートドライバー技術(2進重みづけスイッチドキャパシタ方式)」は、キャパシタの容量と印可電圧を2進数で重みづけするとともに、独自のスイッチ接続構成を採用。従来よりも必要なキャパシタの数を削減できる手法を開発した。
試作回路では、わずか4つのキャパシタで9段階の階段状のゲート電圧を生成し、84%の駆動損失削減を達成した。従来のゲートドライバーは、パワーデバイスの動作周波数や電流が増えるとデバイスが大型化し、それに比例して駆動損失も増加していた。階段の段数を増やすほど必要なキャパシタの数も増え、部品数が多くなり小型化が難しくなるという課題があったが、本技術により特に軽負荷時の効率向上やシステム全体の小型化に貢献する。
東芝は本技術の詳細を、2月15日から19日に米国サンフランシスコで開催される半導体業界で最大級の国際学会「2026 IEEE International Solid-State Circuits Conference(ISSCC)」で発表した。
同社は本技術のさらなる研究開発を進め、東芝デバイス&ストレージでの早期実用化を目指す。さまざまなパワーエレクトロニクス機器の高性能化を通じ、カーボンニュートラルの実現に貢献していく方針だ。
